同步计数器与异步计数器有何区别？计数器与分频器有何区别

同步计数器的触发信号是同一个信号。具体来说，每一级的触发器接的都是同一个CLK信号。异步计数器的触发信号时不同的，例如集的输出Q'作为第二级的触发信号。几进制的区分：异步计数器的的每个触发器不是由同一个时钟脉冲来控制的，它由主时钟来控制个触发器，前一个触发器的输出信号作为后一个触发器的时钟信号。

同步计数器与异步计数器有何区别？同步计数器与异步计数器有何区别？


同步计数器与异步计数器有何区别？


同步计数器与异步计数器有何区别？


用jk触发器实现同步二位二进制可逆计数器

由 B通道输入频率为fB的经整形的信号控制闸门电路,即以一个脉冲开门,以随后的一个脉冲关门。两脉冲的时间间隔(TB)为开门时间。由A通道输入经整形的频率为fA的脉冲群在开门时间内通过闸门，使计数器计数，所计之数N=fA·TB。

减法运算规则;0000-1时,可视为(1)0000-1=1111;1111-1=1110,其余类推.

注:74LS163的引脚排列和74LS161相同,不同之处是74LS163采用同步清零方式.

CT74LS161的逻辑功能

①=0时异步清零，C0=0

②=1，=0时同步并行置数

③==1且CPT=CPP=1时,按照4位自然二进制码进行同步二进制计数。

④==1且CPT·CPP=0时，计数器状态保持不变。

扩展资料：

可逆计数器除了有复位端，还有两个计数端，一个为正计数端，一个为减计数端。

其工作情况是，初始状态，或复位端ON时，现值为0，不计数。复位端OFF，允许计数。正端从OFF到ON，正计数，计数现值加1；负端从OFF到ON，减计数，计数现值减1。

日常生产和科研中有时需要可逆计数器。例如，测量物体在水中的最终下沉深度。有时需要向上、向下反复测量几次才能完成。显然，此时的计数器应是可逆计数的。这种既能进行加法计数又能进行减法计数的计数器，称为可逆计数器。

参考资料来源：

试用4位同步二进制加法计数器74161采用置数法构成十进制计数器

使用置数法实现74161的十进制计数：

当74161计数到Q3Q2Q1Q0=1001时，使LD' =0，为置数创造了条件。

当下一个计数脉冲一到，各置数端数据立即送到输出端，预置数端D3D2D1D0= 0000。

电路如图所示，在连续计数脉冲的作用下，计数器开始从0000、0001、......1000、1001循环计数

（8421码十进制计数器）。

扩展资料：

74161功能表：

性能特点：

1、可以直接清零（不需要CP脉冲配合），又称“置0”；

2、数据可以并行预置，但需要CP上升沿配合；

3、可进行二进制同步计数；

4、具有进位输出信号，可以串接计数使用；

5、内部采用JK触发器单元计数。

反馈预置数法的定义：

1、反馈预置数法是用译码电路(门电路)检测计数器的状态，当计数器到达被检测的状态时，译码

电路输出低电平或高电平)，把译码电路的输出反馈到M SI计数器的预置数端，使预置数端出现有

效电平。

2、利用预置数端的异步/同步预置功能，将数据输入端所加的预置数装入计数器，从而实现预定

模数的计数。

什么是4位二进制同步计数器

4位二进制同步计数器是由四个JK触发器组成的M＝2的4位二进制同步计数器。计数脉冲N同时接于各位触发器的时钟脉冲输入CP端，当计数脉冲到来时，各触发器同时被触发，触发器状态由前级的现态决定后级的次态，应该翻转的触发器是同时翻转更新的，没有各级延迟时间的积累问题。

扩展资料：

由于同步计数器的时钟脉冲同时作用于各个触发器翻转，工作速度较快，克服了异步触发器所遇到的触发器逐级延迟问题，于是大大提高了计数器工作频率，各级触发器输出相小，译码时能避免出现尖峰。

但是同步计数器的电路结构较异步计数器复杂，需要增加一些输入控制电路，如果同步计数器级数增加，就会使得计数脉冲的负载加重，其工作速度要受这些控制电路的传输延迟时间的限制。

参考资料来源：

计数器的分类及作用有哪些

计数器的功能：计算输入脉冲的个数。

计数器的“模”：计数器累计输入脉冲的数目用M表示。

计数器的分类：

根据计数脉冲的输入方式不同可分：同步计数器、异步计数器。其中同步计数中构成计数器的所有触发器在同一个时刻进行翻转，一般来讲其时钟输入端全连在一起；异步计数器即构成计数器的触发器的时钟输入CP没有连在一起，其各触发器不在同一时刻变化。一般来讲，同步计数器较异步计数器具有更高的速度。

根据按照输出的计数进制不同又可分：二进制计数器、十进制计数器、任意进制计数器。

根据计数过程中计数的增减不同分：加法计数器、减法计数器、可逆计数器。既可能实现加计数又可实现减计数器的称为可逆计数器。

计数器不仅用于计数，还可以用于分频、定时等，是时序电路中使用最广的一种。

一、同步计数器

同步：同步指组成计数器的所有触发器共用一个时钟脉冲，使应该翻转的触发器在时钟脉冲作用下同时翻转，并且该时钟脉冲即输入的计数脉冲。以同步二进制计数器为例说明。

1、图1是3位同步二进制加法计数器电路。该电路是由三个JK触发器接成T触发器的形式组成。

同步二进制计数器是同步时序逻辑电路的一个实例，通过对该电路的分析，学会对此类电路的一般分析方法。

分析步骤如下：

1）写出时钟方程、驱动方程、输出方程。

时钟方程：CP0=CP1=CP2=CP

驱动方程：J0=K0=1 J1=K1=Q0n J2=K2=Q0nQ1n

输出方程：C= Q0nQ1n Q2n

2）求状态方程：JK触发器的特性方程为：Qn+1＝J + Qn 。将驱动方程代入相应触发器的特性方程，求得状态方程：

3）进行状态计算，列状态表。

方法是依据设定电路现态Q2n Q1n Q0n ，代入状态方程和输出方程即可求得相应的次态Q2n+1 Q1n+1 Q0n+1 和C。

注意；设定现态时，要依次把全部状态都设到。例如这里的计数器由三个触发器组成，即n=3，则有23 =8种状态，要把8种状态依次全设到。一般可从Q2n Q1n Q0n=000开始设，代入上述各状态方程，计算结果填入状态表1。

4）画出状态转换图（见图2）。由分析可知：该计数器为3位二进制同步加计数器。

000 → 001 → 010 → 011↓

↑111← 101← 110 ← 100

二、异步计数器

异步计数器中，各触发器的时钟端有的受计数输入脉冲控制，有的受其他触发器输出端控制。因此，组成异步计数器的所有触发器的翻转是不同步的，即各触发器的状态变化有先后。这类计数器结构简单，但因各触发器的翻转是不同步的，所以工作速度不易提高。

以异步二进制计数器为例分析：异步二进制计数器一般由T′触发器构成，电路结构简单。

1. 异步二进制计数器?

异步三位二进制计数器电路如图2所示。

图2 异步三位二进制计数器

分析步骤如下： ?

(1) 写相关方程式。?

时钟方程??

CP0=CP↓CP1=Q0↓CP2=Q1↓

驱动方程

?? J0=1 K0=1?

J1=1 K1=1?

J2=1 K2=1

(2) 求各个触发器的状态方程。JK触发器特性方程为

将对应驱动方程式分别代入特性方程式， 进行化简变换可得状态方程:

(3) 求出对应状态值。 列状态表如表2所示。

画状态图和时序图如图3所示。

计数器状态图和时序图

（4） 归纳分析结果， 确定该时序电路的逻辑功能。 ?

由时钟方程可知该电路是异步时序电路。从状态图可知随着CP脉冲的递增, 触发器输出Q2Q1Q0值是递增的, 经过八个CP脉冲完成一个循环过程。 ?

综上所述，此电路是异步三位二进制（或一位八进制）加法计数器。 ?

2. 异步二进制计数器的规律

用触发器构成异步n位二进制计数器的连接规律如表3所示。

三、N进制计数器的组合

利用不同进制计数器的组合，可得到计数容量更大的计数器。例如：将一个五进制计数器和一个二进制计数器组合可得到十进制计数器（见图4）。通常被组合的两组计数器，要么都是同步的，要么都是异步的。

什么叫同步计数器？什么叫异步计数器？他们的优点和缺点是什么？

一、同步计数器

在同步计数器中，各触发器受同一输入计数脉冲同时接到各位触发器，各触发器状态的变换与计数脉冲同步，故称为“同步计数器”。同步计数器的触发信号是同一个信号。具体来说，每一级的触发器接的都是同一个CLK信号。

优缺点：由于各触发器同步翻转，因此工作速度快，但接线较复杂。各级触发器输出相小，译码时能避免出现尖峰；但是如果同步计数器级数增加，就会使得计数脉冲的负载加重。

二、异步计数器

异步计数器（亦称波纹计数器，行波计数器），有的触发器直接受输入计数脉冲控制，有的触发器则是把其他触发器的输出信号作为自己的时钟脉冲，因此各个触发器状态变换的时间先后不一，故称为“异步计数器”。异步计数器的触发信号时不同的，例如集的输出Q'作为第二级的触发信号。

优缺点：异步二进制加法计数器线路联接简单，各触发器不同步翻转，因而工作速度较慢。各级触发器输出相大，译码时容易出现尖峰；但是如果同步计数器级数增加，对计数脉冲的影响不大。

扩展资料：

同步计数器的分类：

①按模（M）分：有模2（M=2）计数器和模非2（M≠2）计数器，又常相应地称为2进制计数器和非2进制计数器。

②按触发器状态更新情况分，有异步计数器和同步计数器。

③按计数输出状态递增递减分，有加法计数器、减法计数器和可逆计数器（即在同一电路中，由加、减控制信号可控制其进行加法或减法计数者）。

异步二进制计数器在做加法计数时是以从低位到高位逐位进位的方式T作的。因此，其中的各个触发器不是同步翻转的。按照二进制加法计数规则，第i位如果为1，则再加上1时应变为0，同时向高位发出进位信号，使高位翻转。

若使用T'触发器构成计数器电路，则只需将低位触发器的Q(或Q)端接至高位触发器的时钟输入端即可实现进位。当低位由1变为0时，Q端的下降沿正好可以作为高位的时钟信号(若采用下降沿触发的T'触发器)，或者Q端的上升沿作为高位的时钟信号(若采用上升沿触发的T'触发器)。

参考资料来源：

参考资料来源：